

Lucrarea 5. Automat cu stări finite

Automatele secventiale pot fi de două tipuri: de tip **Moore**, respectiv de tip **Mealy**, diferența dintre ele constând în aceea că în cazul celor de tip Mealy ieșirile depind atât de starea curentă cât și de intrările curente, pe când în cazul celor de tip Moore ieșirile depind numai de starea curentă. Un model general de automat secvential, constă dintr-o rețea combinatorică care generează ieșirile precum și starea următoare, și un registru de stare (realizat de obicei cu bistabile D) care memorează starea curentă.




Fig. 5.1 structura generală automat cu stări finite

Se definesc două funcții F și G:

F -> funcție care determină starea următoare

G-> funcție care determină ieșirea

F și G sunt implementate folosind exclusive circuite combinatoriale.

In cazul automatelor Mealy și Moore starea următoare este determinată de funcția F, care are ca intrări starea curentă(pr_state) și intrările automatului:

Starea următoare=F(starea curentă,intrări)

Automat secvențial Mealy




Fig. 5.2 Structura generală automat Mealy

In cazul automatului Mealy, ieșirea acestuia depinde de starea curentă cat și de intrările curente: Ieșirea=G(starea curentă,intrări)

Functionarea unui astfel de automat este urmatoarea: după un anumit interval de timp (caracteristic retelei combinaționale) de la modificarea intrarilor X, are loc setarea corespunzătoare a ieșirilor Z, iar noua stare a retelei este memorată sincron cu tactul în registrul de stare. Deoarece noua stare este adusă la intrările automatului, procesul se poate repeta până în momentul atingerii unei stări stable.

Considerăm automatul secvențial de tip Mealy (cu o singură intrare, X, și o singură ieșire, Z), a cărui diagramă și tabel de stare sunt prezentate în figura următoare:




Fig. 5.3 Diagramă și tabel de stare problema 1

Diagrama de stare conține informația din tabelul de stare/iesire reprezentată într-o formă grafică. Pentru fiecare stare este alocat un nod simbolizat printr-un cerc, în fiecare nod fiind inscris numele stării.

Sagete sau arcele de cerc reprezintă tranzitii. Fiecare săgeată care parasește un nod reprezintă o tranzitie spre o altă stare.

Dacă, spre exemplu, automatul se află în starea initială, S0 și intrarea X are valoarea 0, atunci noua stare va fi S1 și ieșirea Z va deveni 1, iar dacă X are valoarea 1, atunci noua stare va fi S2, ieșirea Z devenind 0.

Observație: Toate tranzitiile dintr-o stare în alta se desfășoară sincron cu tactul, iar informația continută în etichetele sagetelor care marchează tranzitiile, este de forma:

$\langle \text{val. intrare} \rangle / \langle \text{val. ieșire} \rangle$
 $[, \langle \text{val. intrare} \rangle / \langle \text{val. ieșire} \rangle].$

Pentru starea curentă și cea viitoare se va defini un nou tip de date de tip enumerare:

TYPE my_new_type **IS** (S0, S1, S2, S3, S4, S5, S6);

Reteaua combinatorială și registrul de stare pot fi modelate utilizând cale un proces.

In randurile următoare este prezentat un sablon de implementare în VHDL a unui automat cu stări finite. Se consideră un automat sincron pe front crescător al tactului precum și un semnal de reset asincron prioritățि activ pe 1.

```

ENTITY <nume_e> IS
PORT (
    I: IN BIT;
    reset, clock:IN BIT;
    O: OUT <data_type>);
END < nume_e >; 

ARCHITECTURE <nume_arh> OF < nume_e > IS
TYPE state IS (s0, s1, s2, s3, ...);
SIGNAL pr_state, nx_state: state;
BEGIN

PROCESS (reset, clock)
BEGIN
IF (reset='1') THEN
pr_state <= s0;
ELSIF (clock'EVENT AND clock='1') THEN
pr_state <= nx_state;
END IF;
END PROCESS;

PROCESS (input, pr_state)
BEGIN
CASE pr_state IS
    WHEN s0 =>
        IF (i = <value>) THEN
            O <= <value>;
            nx_state <= <Sx>;
        ELSE ...
        END IF;

    WHEN s1 =>
        IF (i = ...) THEN
            O <= <value>;
            nx_state <= <Sx>;
        ELSE ...
        END IF;

    WHEN s2 => .....
    ...
END CASE;
END PROCESS;
END <nume_arh>;

```

Problema 1)

Implementati in VHDL automatul cu stari finite din fig. 5.3 utilizand sablonul prezentat anterior.

Construiti un Test Bench astfel incat sa avem urmatoarele tranziti:

S0 - S1 - S3 - S0 - S1 - S4 - S5 - S0 - S2 - S4 - S6 - S0

Automat secential Moore




Fig. 5.4 Structura generala automat Moore

In cazul automatului Moore, iesirea acestuia depinde doar de starea curenta:
Iesirea=G(starea curenta)

Diagrama de stare pentru un automat de tip Moore contine valorile variabilelor de iesire inscrise in interiorul nodurilor, acestea fiind functii de stare.

Pentru implementarea automatului Moore se poate folosi acelasi sablon VHDL, sunt necesare modificari doar la nivelul atribuirii valori iesirii.

```


PROCESS (input, pr_state)
BEGIN
    CASE pr_state IS
        WHEN s0 => O <= <value>;
            IF (input = ...) THEN
                nx_state <= <Sx>;
            ELSE ...
            END IF;

        WHEN s1 => O <= <value>;
            IF (input = ...) THEN
                nx_state <= <Sx>;
            ELSE ...
            END IF;

        WHEN s2 => .....

        ...
    END CASE;
END PROCESS;
```


P.2) Implementați în VHDL un numărător BCD utilizând un automat Moore.




P.3) Implementați un detector de secvență care să detecteze dacă ultimii biți receptionați sunt „1101”, se va implementa utilizând un automat Moore.

Dacă ultimii 4 biți receptionați pe intrarea **i** sunt „1101” iesirea **d** devine 1.

ASF este sincron pe front crescător, cu reset sincron activ pe 1.




P.4) Implementați automat cu stări finite descris prin următoarea diagramă de stare.
ASF este sincron pe front descrescător, cu reset asincron activ pe 0.



P.5) Implementați partea de comandă a unui automat de cafea.

- Automatul acceptă monede (50 bani) și bancnote (1 leu)
- Poate prepară trei tipuri de cafea (2lei)
- Comanda produsului se face după ce a fost plătit produsul
- Automatul nu da rest



Bibliografie

1. V.A. Pedroni, Circuit Design with VHDL, MIT Press, 2004.
2. C. H. Roth, Digital System Design using VHDL, PWS Publishing Company, 1998